怎么提高嵌入式系统PCB的信号完整性？

【导读】印制电路板是电子产品中电路元件和器件的基本支撑件，其设计质量往往直接影响嵌入式系统的可靠性和兼容性。电路板或封装设计的主要挑战就是如何在双层板上布通所有的信号线以及如何在组装时不破坏封装。随着嵌入式系统的发展，采用的电路基本上都是高频电路，由于时钟频率的提高，信号上升沿也变短，印制电路对经过信号产生的容抗和感抗将远远大于印制电路本身的电阻，严重影响信号的完整性。

对于嵌入式系统，当时钟频率超过100 MHz或上升沿小于1 ns时，信号完整性效应就变得重要了。下面来看看怎么提高嵌入式系统PCB的信号完整性，主要有四个部分：

1、完整信号源：保证产生信号的完整性。其中包括电源保证、噪声的滤除、地电位、共模消除、输出阻抗保证等内容；

2、信号的物理协调通道：保障信号在传输中不发生改变。其中包括：串音、延时、通道陷落、反射和谐振、带宽、衰减、阻抗控制、电路链接等等；

3、信号完整接收：保证无失真地高效率地接收。其中包括：输入阻抗匹配、接地处理、多端网络互阻抗、退耦电容、滤波电容、输入网络信号分配和信号保护等问题。

4、利用布线技巧抑制。当信号从驱动源输出时，构成信号的电流和电压将互连线看作一个阻抗网络。当信号沿阻抗网络传播时，它不断感受到互连线所引起的瞬态阻抗变化。如果信号感受到的阻抗保持不变，则信号不失真。一旦阻抗发生变化，信号就会在变化处产生反射，并在通过互连线的剩余部分时发生失真。如果阻抗改变程度足够大，失真就会导致错误的触发。在信号完整性优化设计过程中，一个重要的设计目标就是：将所有的互连线都设计成均匀传输线，并减少所有非均匀传输线的长度，让整个网络中的信号所感受到的阻抗保持不变。